<tfoot id="ygvxt"><menuitem id="ygvxt"></menuitem></tfoot>
    • <kbd id="ygvxt"></kbd>
      <th id="ygvxt"><progress id="ygvxt"></progress></th>

      您好,歡迎訪問上海意泓電子科技有限責(zé)任公司網(wǎng)站!
      4新聞資訊
      您的位置: 首頁 ->  新聞資訊 -> 單片機(jī)

      ?STM32中晶振的原理與作用

      文章出處:?jiǎn)纹瑱C(jī) 責(zé)任編輯:上海意泓電子科技有限責(zé)任公司 發(fā)表時(shí)間:
      2020
      11-10

      晶振在電氣上可以等效成一個(gè)電容和一個(gè)電阻并聯(lián)再串聯(lián)一個(gè)電容的二端網(wǎng)絡(luò),電工學(xué)上這個(gè)網(wǎng)絡(luò)有兩個(gè)諧振點(diǎn),以頻率的高低分其中較低的頻率為串聯(lián)諧振,較高的頻率為并聯(lián)諧振。由于晶體自身的特性致使這兩個(gè)頻率的距離相當(dāng)?shù)慕咏?,在這個(gè)極窄的頻率范圍內(nèi),晶振等效為一個(gè)電感,所以只要晶振的兩端并聯(lián)上合適的電容它就會(huì)組成并聯(lián)諧振電路。這個(gè)并聯(lián)諧振電路加到一個(gè)負(fù)反饋電路中就可以構(gòu)成正弦波振蕩電路,由于晶振等效為電感的頻率范圍很窄,所以即使其他元件的參數(shù)變化很大,這個(gè)振蕩器的頻率也不會(huì)有很大的變化。晶振有一個(gè)重要的參數(shù),那就是負(fù)載電容值,選擇與負(fù)載電容值相等的并聯(lián)電容,就可以得到晶振標(biāo)稱的諧振頻率。一般的晶振振蕩電路都是在一個(gè)反相放大器(注意是放大器不是反相器)的兩端接入晶振,再有兩個(gè)電容分別接到晶振的兩端,每個(gè)電容的另一端再接到地,這兩個(gè)電容串聯(lián)的容量值就應(yīng)該等于負(fù)載電容,請(qǐng)注意一般IC的引腳都有等效輸入電容,這個(gè)不能忽略。一般的晶振的負(fù)載電容為15p或12.5p,如果再考慮元件引腳的等效輸入電容,則兩個(gè)22p的電容構(gòu)成晶振的振蕩電路就是比較好的選擇。我們具體看一下例子:

      Y1是晶體,相當(dāng)于三點(diǎn)式里面的電感,C1和C2就是電容,5404非門和R1實(shí)現(xiàn)一個(gè)NPN的三極管, 5404必需要一個(gè)電阻,不然它處于飽和截止區(qū),而不是放大區(qū),R1相當(dāng)于三極管的偏置作用,讓5404處于放大區(qū)域,那么5404就是一個(gè)反相器,這個(gè)就實(shí)現(xiàn)了NPN三極管的作用,NPN三極管在共發(fā)射極接法時(shí)也是一個(gè)反相器。

      大家知道一個(gè)正弦振蕩電路要振蕩的條件是,系統(tǒng)放大倍數(shù)大于1,這個(gè)容易實(shí)現(xiàn),相位滿足360度,與晶振振蕩頻率相同的很小的振蕩就被放大了。接下來主要講解這個(gè)相位問題: 5404因?yàn)槭欠聪嗥鳎簿褪钦f實(shí)現(xiàn)了180°移相,那么就需要C1,C2和Y1實(shí)現(xiàn)180°移相就可以,恰好,當(dāng)C1,C2,Y1形成諧振時(shí),能夠?qū)崿F(xiàn)180移相,這個(gè)大家可以解方程等,把Y1當(dāng)作一個(gè)電感來做。也可以用電容電感的特性,比如電容電壓落后電流90°,電感電壓超前電流90°來分析,都是可以的。當(dāng)C1增大時(shí),C2端的振幅增強(qiáng),當(dāng)C2降低時(shí),振幅也增強(qiáng)。有些時(shí)候C1,C2不焊也能起振,這個(gè)不是說沒有C1,C2,而是因?yàn)樾酒_的分布電容引起的,因?yàn)楸緛磉@個(gè)C1,C2就不需要很大,所以這一點(diǎn)很重要。接下來分析這兩個(gè)電容對(duì)振蕩穩(wěn)定性的影響。

      因?yàn)?404的電壓反饋是靠C2的,假設(shè)C2過大,反饋電壓過低,這個(gè)也是不穩(wěn)定,假設(shè)C2過小,反饋電壓過高,儲(chǔ)存能量過少,容易受外界干擾,也會(huì)輻射影響外界。C1的作用對(duì)C2恰好相反。因?yàn)槲覀儾及宓臅r(shí)候,假設(shè)雙面板,比較厚的,那么分布電容的影響不是很大,假設(shè)在高密度多層板時(shí),就需要考慮分布電容。如何得出晶振的負(fù)載電容:晶振線路兩旁電容C1,C2.晶振匹配電容選擇:[(C1*C2)/(C1+C2)]+(4~6PF)雜散電容.C1,C2是晶振旁邊的兩顆外接電容.

      在PCB布線中晶振的要求:

      1. 晶振內(nèi)部存在石英晶體,受到外部撞擊或跌落時(shí)易造成石英晶體斷裂破損,進(jìn)而造成晶振不起振,所以在設(shè)計(jì)電路時(shí)要考慮晶振的可靠安裝,其位置靠近CPU 芯片優(yōu)先放置,遠(yuǎn)離板邊。

      2. 在手工焊接或機(jī)器焊接時(shí),要注意焊接溫度。晶振對(duì)溫度比較敏感,焊接時(shí)溫度不能過高,并且加熱時(shí)間盡量短?

      3. 耦合電容應(yīng)盡量靠近晶振的電源引腳,位置擺放順序:按電源流入方向,依容值從大到小依次擺放,容值最小的電容最靠近電源引腳。

      4. 晶振的外殼必須接地,可以晶振的向外輻射,也可以屏蔽外來信號(hào)對(duì)晶振的干擾。

      5. 晶振下面不要布線,保證完全鋪地,同時(shí)在晶振的300mil范圍內(nèi)不要布線,這樣可以防止晶振干擾其他布線、器件和層的性能。

      6. 時(shí)鐘信號(hào)的走線應(yīng)盡量短,線寬大一些,在布線長(zhǎng)度和遠(yuǎn)離發(fā)熱源上尋找平衡。

      7. 進(jìn)行包地處理


      上海意泓電子科技有限責(zé)任公司 版權(quán)所有 未經(jīng)授權(quán)禁止復(fù)制或鏡像

      CopyRight 2020-2025 www.hljhgw.com All rights reserved   滬ICP備2021005866號(hào)

      国产强伦姧在线观看,…中文天堂在线一区,亚洲欧洲精品污网站在线观看,在线视频综合站
      <tfoot id="ygvxt"><menuitem id="ygvxt"></menuitem></tfoot>
        • <kbd id="ygvxt"></kbd>
          <th id="ygvxt"><progress id="ygvxt"></progress></th>