?FOPLP成本優(yōu)勢顯著，力成6月量產獲聯(lián)發(fā)科封測訂單

存儲器封測大廠力成位于新竹科學園區(qū)的全自動Fine Line FOPLP封測產線，將于今年6月進入小批量生產階段。業(yè)內人士透露，力成已獲得聯(lián)發(fā)科電源管理IC（PM-IC）封測訂單，首顆采用FOPLP封裝技術的聯(lián)發(fā)科芯片預計于第三季度問世，并將應用于車用雷達領域。FOPLP封裝技術日后很可能導入到聯(lián)發(fā)科RF射頻等領域。

說到FOPLP（Fan-Out Panel Level Package，扇出型面板級封裝）技術，就不得不提及FOWLP（Fan-Out Wafer Level Packaging，扇出型晶圓級封裝）與InFO（Integrated Fan-Out，集成扇出型）封裝技術。

全球主要封測廠于2013年便開始積極擴充FOWLP產能，主要為了滿足中低端智能手機市場對于成本的嚴苛要求。臺積電在扇出型晶圓級封裝領域的鉆研方向是InFO封裝技術。2016年，臺積電利用自行開發(fā)的InFO FOWLP封裝為蘋果生產A10處理器，以InFO技術成功打響Fan-Out技術名號，這成為了扇出型封裝市場的轉折點，也逐漸改變了晶圓級封裝市場的格局。

在此之前，鑒于自身堆疊封裝技術的實力，三星對于FOWLP封裝技術持消極態(tài)度。臺積電憑借InFO FOWLP拿下蘋果處理器獨家晶圓代工訂單后，三星態(tài)度發(fā)生了轉變，攜手集團旗下三星電機(SEMCO)，以開發(fā)出比FOWLP更先進的FOPLP技術為首要目標。

InFO封裝雖好，短期內卻是封測界極少廠商可以吃到的“蛋糕”。 在去年8月格芯涉足此領域前，InFO只有臺積電能生產。

很顯然，扇出型封裝制程中，InFO鎖定的是高端定制化客戶。同樣，對于絕大多數IC設計業(yè)者而言，FOWLP封裝的成本仍是相對高昂的。若在可承受的投資范圍內，解決好FOPLP的良率問題，FOPLP封裝技術可帶來最具競爭力的成本。

如何理解FOPLP技術的成本優(yōu)勢？

可在300mm晶圓更大面積的面板（方形面積的載板）上進行FO工藝，則被稱為FOPLP封裝技術。

目前，一片300x300mm硅晶圓大約可以生產600顆IC，若使用FOPLP技術，在500x500、500x650或是600x600mm面板上生產，生產IC顆數可高達2600顆，即采用FOPLP技術的500x650mm晶圓，將是采用FOWLP技術300x300mm晶圓產量的4倍多，因此可以有效降低成本，增加產品競爭力。

同時，FOPLP整合了前后段半導體制程，可大幅度降低制程生產與材料等各項成本。

FOPLP技術兩大“陣營”

業(yè)者人士表示，FOPLP封裝技術有兩大趨勢，兩大“陣營”有各自的廠商代表。

陣營一：

采用LCD/Glass制程設備為基礎，類似于德系IDM大廠英飛凌具有專利的eWLB封裝技術，微細線寬／間距(L/S)約為10um/10um以上，適用于電源管理、RF IC等，目前主要廠商為力成、韓廠Nepes。今年下半年，力成、韓廠Nepes等有望正式進入量產階段。

陣營二：

FOPLP技術基于基板(Substrate)制程，代表廠商為日月光投控、三星電機(Semco)、J-Device等，但估計要到2019~2020年才會進入量產階段。

聯(lián)發(fā)科的FOPLP發(fā)展規(guī)劃

據業(yè)內專家透露，聯(lián)發(fā)科采用FOPLP制程的芯片設計，可無縫對接于wafer form，其外觀一致，可避免受到單一來源的影響。聯(lián)發(fā)科針對FOPLP制程的藍圖構想，從低端的PM-IC到高端網絡芯片都有，已針對FOPLP封裝兩大趨勢設計，包括LCD/Glass與基于基板制程。

力成FOPLP封裝拔頭籌

力成相關從業(yè)者表示，采用半導體、面板設備制程的FOPLP封裝較為精準，良率可實現95~99%，優(yōu)于PCB基板制程約80%，而LCD/Glass Base的FOPLP封裝，更適用于小體積、輕量化類IC。

隨著eMMC、eMCP、UFS等規(guī)格存儲卡的發(fā)展，芯片封裝更小、更薄成為存儲領域的迫切需求，而采用FOPLP封裝可再減少100~200um。據從業(yè)者透露，在此領域，力成在技術上已齊備。（校對/范蓉）